?。?） 數(shù)據(jù)類(lèi)型設(shè)置：ARM處理器內(nèi)部是32 bit寄存器，如果變量長(zhǎng)度與ARM內(nèi)部寄存器長(zhǎng)度不一致，將會(huì)使得變量的存取都需要附加其他指令[3]。AES算法中密鑰及數(shù)據(jù)都是以字節(jié)為單位運(yùn)算，優(yōu)化時(shí)調(diào)整為32 bit，僅在輸入輸出時(shí)進(jìn)行位數(shù)變換，可以帶來(lái)很大的速度改進(jìn)。
　　（2） 循環(huán)展開(kāi)：ARM處理器中每一次循環(huán)zui少有4個(gè)周期的循環(huán)開(kāi)銷(xiāo)[3]。解密輪變換涉及4個(gè)子函數(shù)調(diào)用，循環(huán)執(zhí)行Nr-1次。在等價(jià)解密算法融合了3個(gè)子函數(shù)形成T表查詢(xún)，于是可以把輪變換展開(kāi)，在不增加太多代碼量的基礎(chǔ)上，每一個(gè)數(shù)據(jù)分組解密減少4（Nr-1）個(gè)周期。當(dāng)密鑰位長(zhǎng)、密文數(shù)據(jù)量大時(shí)節(jié)省的循環(huán)開(kāi)銷(xiāo)就比較可觀。
　?。?） 控制變量數(shù)：為了執(zhí)行1個(gè)函數(shù)，應(yīng)盡量限制函數(shù)內(nèi)部循環(huán)所用局部變量的數(shù)目,zui多不超過(guò)12個(gè)，確保zui重要的和經(jīng)常用到的變量都被分配在寄存器里[3]。
　?。?） 宏定義函數(shù)實(shí)現(xiàn)：有些簡(jiǎn)單函數(shù)可以通過(guò)宏定義的方式實(shí)現(xiàn)，如域內(nèi)乘法等。此種方式可以減少函數(shù)調(diào)用開(kāi)銷(xiāo)。