4月22日消息,新思科技近日宣布其工程變更命令(Engineering Change Orders, ECO)解決方案Tweaker™ ECO獲得群聯(lián)電子的采用,有效協(xié)助該NAND控制芯片及儲存解決方案廠商實現(xiàn)設計到簽核運算能力,并加速其下一代大型設計的設計周轉(zhuǎn)時間。這項突破性技術讓群聯(lián)電子成功將芯片設計周期的 ECO 迭代減少 50%,并將整體ECO 周轉(zhuǎn)時間縮短3 倍,確保其設計團隊針對大型設計容量具有設計靈活性,同時在人工智能(AI)、數(shù)據(jù)中心、汽車電子、超級連接、超級運算、工業(yè)和消費等設計應用上,也達到理想的功耗、性能和面積 (PPA) 優(yōu)化目標。
隨著芯片設計的尺寸和復雜性不斷增加,傳統(tǒng)ECO工具面臨更多提升運算能力、增加機器儲存和存儲器容量的需求。采用層次化設計等傳統(tǒng)的ECO策略與工具,常常無法將大型設計所需的存儲器、儲存空間和運行時間降至最低,從而影響到設計的生產(chǎn)力。而新思科技Tweaker ECO的全新Gigachip Hierarchical技術, 能夠大幅縮短周轉(zhuǎn)時間并減少數(shù)百個千兆字節(jié)的存儲器,同時帶來可預測的設計收斂以及更少的 ECO 迭代,并保證其準確性。具備Gigachip Hierarchical的ECO 技術提供了可預測的層次式收斂(Hierarchical Convergence),經(jīng)優(yōu)化后能在單一機器上同時執(zhí)行超過 1 億個器件單元的設計和數(shù)百個多模式場景,相較于傳統(tǒng)的 ECO 流程,該技術能大幅降低所需的硬件資源。
隨著大量支持AI軟件的投資與定制化芯片的開發(fā),簽核場景的數(shù)量相應提高,加上先進工藝節(jié)點的物理復雜性不斷提升,快速準確的ECO收斂成為芯片實現(xiàn)過程中關鍵且持續(xù)成長的一環(huán)。Tweaker ECO運用了創(chuàng)新的 Gigachip Hierarchical ECO 技術, 能以更快速的執(zhí)行時間、更少的存儲器以及可擴展的架構來處理市場上的大規(guī)模芯片。比起傳統(tǒng)的ECO流程,Tweaker ECO所需的硬件資源較少,這讓群聯(lián)電子能有效地使用單一機器降低其每次執(zhí)行的成本,從而使設計的成本降至更低。
作為新思科技簽核產(chǎn)品組合的一部分,Tweaker 是具備靈活流程控制和整合 GUI 的完整 ECO 解決方案,整合了具備時序和信號完整性分析與簽核的業(yè)界標準新思科技 PrimeTime® 、寄生提取(Parasitic Extraction)業(yè)界標準的StarRC™以及IC Compiler™ II 和 Fusion Compiler™ ,讓開發(fā)者有信心以更快的設計收斂路徑,實現(xiàn)先進制程節(jié)點對芯片設計的所有PPA要求。
原標題:群聯(lián)電子采用新思科技Tweaker ECO 成功實現(xiàn)設計迭代周期減半
版權與免責聲明:
凡本站注明“來源:智能制造網(wǎng)”的所有作品,均為浙江興旺寶明通網(wǎng)絡有限公司-智能制造網(wǎng)合法擁有版權或有權使用的作品,未經(jīng)本站授權不得轉(zhuǎn)載、摘編或利用其它方式使用上述作品。已經(jīng)本網(wǎng)授權使用作品的,應在授權范圍內(nèi)使用,并注明“來源:智能制造網(wǎng)”。違反上述聲明者,本站將追究其相關法律責任。
本站轉(zhuǎn)載并注明自其它來源(非智能制造網(wǎng))的作品,目的在于傳遞更多信息,并不代表本站贊同其觀點或和對其真實性負責,不承擔此類作品侵權行為的直接責任及連帶責任。如其他媒體、平臺或個人從本站轉(zhuǎn)載時,必須保留本站注明的作品第一來源,并自負版權等法律責任。如擅自篡改為“稿件來源:智能制造網(wǎng)”,本站將依法追究責任。
鑒于本站稿件來源廣泛、數(shù)量較多,如涉及作品內(nèi)容、版權等問題,請與本站聯(lián)系并提供相關證明材料:聯(lián)系電話:0571-89719789;郵箱:1271141964@qq.com。